

微纳制造与 IC 装备（1）作业 2

杨礼谦 2022080054

2025 年 9 月 23 日

1. 芯片标注是5nm工艺节点，请问5nm是怎么定义的？是某个特征结构尺寸为5nm吗？（选做）

答：

在半导体制造中，国际器件与系统路线图（International Roadmap for Devices and Systems）将“5 nm”工艺定义为继“7 nm”节点之后的 MOSFET 技术节点。2020 年，三星和台积电进入了“5 nm”芯片的大规模量产，代工对象包括苹果、华为、联发科、高通和 Marvell 等公司。


术语“5nm”并不表示晶体管的任何物理特征（例如栅极长度、金属线间距或栅极间距）为 5 纳米。历史上，工艺节点名称中的数字曾代表栅极长度，但自约 2011 年起该数字开始偏离实际长度并向更小的数字演变。根据 IEEE 标准协会产业联系在 2021 年更新的《国际器件与系统路线图》中的预测，5 nm 节点预计的栅极长度约为 18 nm，接触栅距（contacted gate pitch）约为 51 nm，最紧金属线间距（tightest metal pitch）约为 30 nm。在实际商业实践中，“5 nm”主要被各芯片制造商作为一种营销术语，用来指代相较于先前 7 nm 工艺在晶体管密度（即更高的微缩程度）、速度提升和功耗降低方面有所改进的新一代硅半导体芯片。

2. 请画出加工如下结构的工艺流程图（正胶和负胶各画一个流程图）。


光刻胶

硅片

答：



3. 光刻加工时侧壁可能会形成如下两种结构，请分析原因？



答：

上宽下窄（顶端扩宽）常由表层过度曝光/前向散射或显影对表层横向溶解更强引起，PEB 中酸向上或上层溶解更快也会放大这一效应。在接近式曝光（有间隙导致菲涅尔衍射）或投影系统焦上（over-dose / positive defocus）时更易出现。显影过强或显影液渗入上层会加剧顶端扩宽。

上窄下宽（底部外翻）常因基底反射、站波或后向散射增强底层曝光导致底部显影过度；或是刻蚀阶段的侧向刻蚀/离子角度分布与沉积/重沉积造成下部被额外去除或。在没有 BARC 的情况下、或接触/接近式出现强反射区、以及投影系统焦下（under-dose / negative defocus）或强站波时易见。若光刻后剖面正常而刻蚀后出现，说明刻蚀工艺（侧蚀、沉积、钝化不良）是主因。

4. 光刻掩膜版如何加工？请绘制加工流程图。

答：

